插槽是不一樣，DDR3比DDR2頻率高，速度快，容量大，性能高。
DDR3內(nèi)存相對于DDR2內(nèi)存，其實只是規(guī)格上的提高，并沒有真正的全面換代的新架構(gòu)。DDR3接觸針腳數(shù)目同DDR2皆為240pin。但是防呆的缺口位置不同。DDR3在大容量內(nèi)存的支持較好，而大容量內(nèi)存的分水嶺是4GB這個容量，4GB是32位操作系統(tǒng)的執(zhí)行上限，當市場需求超過4GB的時候，64位CPU與操作系統(tǒng)就是唯一的解決方案，此時也就是DDR3內(nèi)存的普及時期。
一、DDR2與DDR3內(nèi)存的特性區(qū)別：
1、邏輯Bank數(shù)量
DDR2 SDRAM中有4Bank和8Bank的設(shè)計，目的就是為了應(yīng)對未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準備。
2、封裝(Packages)
由于DDR3新增了一些功能，在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質(zhì)。
3、突發(fā)長度(BL，Burst Length)
由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期(BL，Burst Length)也固定為8，而對于DDR2和早期的DDR架構(gòu)的系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個4-bit Burst Chop(突發(fā)突變)模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數(shù)據(jù)突發(fā)傳輸，屆時可通過A12地址線來控制這一突發(fā)模式。
4、尋址時序(Timing)
就像DDR2從DDR轉(zhuǎn)變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2至5之間，而DDR3則在5至11之間，且附加延遲(AL)的設(shè)計也有所變化。DDR2時AL的范圍是0至4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個時序參數(shù)——寫入延遲(CWD)，這一參數(shù)將根據(jù)具體的工作頻率而定。
二、與DDR2相比DDR3具有的優(yōu)點(桌上型unbuffered DIMM)：
1.速度更快：prefetch buffer寬度從4bit提升到8bit，核心同頻率下數(shù)據(jù)傳輸量將會是DDR2的兩倍。
2.更省電：DDR3 Module電壓從DDR2的1.8V降低到1.5V，同頻率下比DDR2更省電，搭配SRT(Self-Refresh Temperature)功能，內(nèi)部增加溫度senser，可依溫度動態(tài)控制更新率(RASR，Partial Array Self-Refresh功能)，達到省電目的。
3.容量更大：更多的Bank數(shù)量，依照JEDEC標準，DDR2應(yīng)可出到單位元元4Gb的容量(亦即單條模塊可到8GB)，但目前許多DRAM廠商的規(guī)劃，DDR2生產(chǎn)可能會跳過這個4Gb單位元元容量，也就是說屆時單條DDR2的DRAM模塊，容量最大可能只會到4GB。而DDR3模塊容量將從1GB起跳，目前規(guī)劃單條模塊到16GB也沒問題(注意：這里指的是零售組裝市場專用的unbuffered DIMM而言，server用的FB與Registered不在此限)。
責任編輯：
